CLIPPEDIMAGE= JP402135754A

PAT-NO: JP402135754A

DOCUMENT-IDENTIFIER: JP 02135754 A

TITLE: MANUFACTURE OF SEMICONDUCTOR SUBSTRATE

PUBN-DATE: May 24, 1990

INVENTOR-INFORMATION:

NAME ITO, HIDEJI

ASSIGNEE-INFORMATION:

NAME COUNTRY

OKI ELECTRIC IND CO LTD N/A

APPL-NO: JP63288735

APPL-DATE: November 17, 1988

INT-CL (IPC): H01L021/76

US-CL-CURRENT: 438/404,438/694,438/FOR.401

ABSTRACT:

PURPOSE: To prevent a silicon nitride film from peeling at the time of supply of molten silicon and to effectively fill a groove by forming a silicon oxynitride thin film on a silicon dioxide film on the surface of a semiconductor substrate.

CONSTITUTION: A silicon oxynitride thin film 25 is so formed from a silicon dioxide film 24 toward the forming surface on the film 24 as to increase the composition ratio of oxygen to nitrogen in the film. The silicon oxynitride exhibits properties of intermediate of those of the silicon dioxide and the silicon nitride according to the composition ratio of the oxygen to the nitrogen. Thus, when molten silicon is dripped on the film 25 in a later step, both are not peeled, since both has similar thermal expansion coefficient, the molten silicon fills the V-shaped groove 23 on the surface by wettability of

03/12/2003, EAST Version: 1.03.0002

the molten silicon similar to that of the silicon nitride.

COPYRIGHT: (C)1990,JPO&Japio

03/12/2003, EAST Version: 1.03.0002

00 特許出願公開

平2-135754 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 5

庁内整理番号 識別記号

④公開 平成2年(1990)5月24日

H 01 L 21/76

D 7638-5F

審査請求 未請求 請求項の数 1 (全4頁)

69発明の名称 半導体基体の製造方法

> 顧 昭63-288735 20特

22出 顧 昭63(1988)11月17日

秀 二 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 伊藤 @発 明 者

の出 願 人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号

個代 理 人 弁理士 菊 池 弘

1. 苑明の名称

半導体基体の製造方法

2. 特許請求の範囲

(a) 溝を有する半導体落板の、前記溝内を含む基 板表面に二酸化シリコン膜を形成する工程と、

(6) 該二酸化シリコン膜上に、 該二酸化シリコン 膜に接する部分では二酸化シリコンあるいは膜中 央の部分に比して酸素組成比の高いシリコンオキ シナイトライド、表面部分では窒化シリコンある いは膜中央の部分に比して窒素組成比の高いシリ コンオキシナイトライドからなる構成のシリコン オキシナイトライド系の薄膜を形成する工程と、

(c) 該薄膜上に、溶融シリコンの被着固化により 多結晶シリコン間を形成する工程とを具備してな る半導体基体の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この殖明は、半導体集積固路に用いられる半導 体基体の製造方法に係り、詳しくは、半導体基板 の游内を含む表面に二酸化シリコン膜を形成し、 その上に、溶融シリコンの被着固化により多結晶 シリコン暦を形成する方法に関するものである。 (従来の技術)

半導体基板の溝内を含む表面に二酸化レリコン 膜を形成し、その上に、溶融シリコンの彼着固化 により多結晶シリコン圏を形成する方法は、一例 として誠電体分離基板の製造法に応用される。そ こで、従来の上記方法として、従来の誘電体分離 基板の製造法について第2関を参照して説明する。 との誘電体分離基板の製造法は、特開昭60-182738号公報に開示される。.

まず、第2図(a)に示すように、単結晶シリコン 基板 1 を異方性エッチングし、V 字溝 2 を形成す

次に、第2図(b)に示すように、単結晶シリコン 遊板1を酸化し、V字溝2を含む蒸板表面に、粉 緑分離のための二酸化シリコン膜3を形成後、酸 二酸化シリコン膜3上に公知のCVD法により、 膜厚 0.1 μm 程度の窒化シリコン膜 4 を形成する。 その後、1440で程度の温度の溶融シリコンを、 1300で程度に保たれたシリコン基板1上に供給し、鉄溶融シリコンを基板全面に広げ、冷却することにより、窒化シリコン膜4上に500μm 程度の厚さの多結晶シリコン層5を形成する。

ててで、前記盤化シリコン膜4は、V字溝2内部まで溶融レリコンが侵入しV字溝2内が充填される為に必要であり、絶縁分離のための二酸化シリコン膜3上に直接溶融シリコンを満下したのでは、二酸化シリコン膜と溶融シリコンのねれ性が 思いために第3図に示すような多結晶シリコンの 未充填箇所11がV字溝2内に発生するからである。

その後、多結晶シリコン暦 5 の変面を平坦な加工基準面 6 まで研削した後、単結晶シリコン基板 1 の裏面側を、V字溝 2 の先端が露出するまで研削・研磨により除去することにより、第 2 図(c) に示す誘電体分離基板が得られる。

(発明が解決しようとする課題)

しかしながら、上記従来の製造方法では、真温

に多結晶シリコン層を溶酸シリコンの被着により 形成する。しかも、前記シリコンオキシナイトラ イド系の薄膜は、前記二酸化シリコン酸に接する 部分では二酸化シリコンあるいは膜中央の部分に 比して酸紫組成比の高いシリコンオキシナイト の部分に比して窒素 初成比の高いシリコンオキシナイトライドからなる構成のシリコンオキシナイト トライド系の薄膜とする。

(作 瓜)

この発明では、半導体基板表面の二酸化シリコン とに上述のような機構成のシリコンオキシナイトライド系の種膜を形成するが、シリコンオキ シナイトライド(SiO_{*}N_{*})はその酸素と窒素の 組成比に応じて、二酸化シリコンと窒化シリコン との中間の性質を示し、上述の機構成とすること により、後の工程で溶験シリコンを該シリコンと は分離のための二酸化シリコン膜との界面では、 緑分離のための二酸化シリコンと の二酸化シリコンと の場際係為数により のこ酸化シリコンと の一酸化シリコンと の溶験レリコンがある程度以上の質量を有する液流状で窒化レリコン膜4上に供給されると、絶縁分離のための二酸化シリコン膜3と窒化シリコン膜4を放の差に基づく急激な熱応力が到方の膜の界面に生じ、窒化シリコン膜4が射がれ、V字溝2内の溶験シリコンの充填が行われないと云う問題点があった。そして、このような未充損箇所は、第2図(c)に示す誘電体分離基板の形成工程において、配線の関れを起こす等により、半導体集積回路の製造歩節りを低下させていた。

ての発明は、以上述べた溶融シリコン供給時の 強化シリコン膜のはがれによる湖内の未充塡と云 う興虹点を除去し、海内の充壌を確実とし得る半 導体基体の製造方法を提供することを目的とする。 (課題を解決するための手段)

この発明では、溝を有する半導体基体の表面に 二酸化シリコン膜を形成し、その上にシリコンオ キシナイトライド系の薄膜を形成し、その薄膜上

制がれは生じず、表面では、窒化シリコンと同様 の溶酸シリコンに対するぬれ性により、該溶酸シ リコンの海内への充塡を確保する。

(実施例)

以下第1図(a)ないし付に従い、この発明の一変 施例について誘電体分離基板を例にとり説明する。

まず、第1図(a)に示すように、単結晶シリコン 基板21を酸化し、その装面に製厚1μm 程度の 二酸化シリコン酸22を形成する。

次に、第 1 図(b)に示すように、ホトリッ・エッチングにより二酸化レリコン膜 2 2 を部分的に聞孔し、残りの二酸化レリコン膜 2 2 を保護マスクとして、単結晶シリコン基板 2 1 を異方性エッチングすることにより、深さ 5 0 μm 程度の V 字溝 2 3 を形成する。

次に、該二酸化シリコン膜 2.4 上に公知の CVD 法により、膜厚 0.2 μm 程度のシリコンオキシナ イトライド (SiO_N_x) 系の障膜 2 5 を二酸化シ リコン膜 2 4 個から形成表面方向に向かって、膜 中の酸素に対する窒素の組成比ッ/×が増加する ように形成する。ととで、紋薄膜25は、二酸化 シリコン膜 2 4 に接する部分は完全な酸化シリコ ンで、表面は完全な窒化シリコンであってもよい。 尚、シリコンオキシナイトライド系の薄膜はSIH ・NHa・NaO配合ガスの熱分解により得られ、膜 形成につれて NII。/ N,O の混合比を増加させるこ とにより、前記膜構成のシリコンオキシナイトラ イド系の薄膜25が形成できる。又、シリコンオ キシナイトライドはその酸素と窒素の組成化に広 じて、二酸化シリコンと翌化シリコンとの中間の う 削した後、単結晶シリコン基板21の裏面側を V 性質を示し、前記の護構成とすることにより、後 の工程で溶融シリコンを該シリコンオキシナイト ライド系の陣膜 2 5 上に滴下した際に、粕線分離 のための二酸化シリコン膜24との界面では、そ の二酸化シリコンと同様の熱膨張係数により腹剣

がれは生じず、裏面では、窒化シリコンと同様の 潜融シリコンに対するぬれ性により、該潜融シリ コンのV字牌23内への充塡を確保する。

以下従来の製造方法に従い、1440℃程度の 温度の溶融シリコンを、1300~1400℃に 保たれたシリコン基板21上に渡下あるいはノメ ルからの嗅射により供給し、該潜融シリコンを基 板表面に広げ、冷却することにより、シリコンオ キシナイトライド系の薄膜 2 5 上に 5 5 0 μm 程 皮の厚さの多結晶シリコン暦 2 6 を被着する。と の時、前述のようにシリコンオキシナイトライド 系薄膜25の剝離がなく、溶融シリコンはV字溶 2 3 内に確実に充塡される。その後、多結晶シリ コン暦 2 6 の表面を平坦な加工基準面 2 7 まで新 字薄 2 3 の先端が鵞出するまで研削・研磨により 除去するととにより、第1図はので示すように単結 晶シリコン島 2 8 が互いに電気的に分離された誘 電体分離基板を完成させる。

尚、上記爽施例では誤電体分離蒸板をとり上げ

たが、この発明は、その他の同様の半導体基体の 製造方法にも適用できる。

(発明の効果)

以上詳細に説明したようにこの発明によれば、 溶融シリコンの溝内の充塡を確保するためにシリ コンオキシナイトライド系の薄膜、特に半導体基 板表面の二酸化シリコン膜と接する部分では二酸 化シリコンあるいは膜中央の部分に比して酸素組 成比の高いシリコンオキシナイトライド、表面部 分では窒化シリコンあるいは膜中央の部分に比し て窒素組成比の高いシリコンオキシナイトライド からなる構成のシリコンオキシナイトライド系の 薄膜を形成するようにしたので、前記二酸化シリ コン膜との熱膨張係数の差に基づく高温溶融シリ コン供給時の充塡確保用薄膜の剣がれを防止する ことができ、潜融シリコンの溝内の充塡を確実な ものとすることができる。したがって、例えば諺 電体分離落板において表面のくぼみの発生を防止 でき、集積回路を形成した際に配線が前記くぼみ により段切れを起こすことを防止でき、半導体集

積回路の製造歩留りを高めることができる。

4. 図面の簡単な説明

第1図はこの発明の半導体基体の製造方法の一 実施例を示す工程断面図、第2図は従来の誘電体 分離基板の製造方法を示す工程断面図、第3図は 従来の方法において窒化シリコン膜が無い場合に 生じる溶融シリコンの薄内の未充填を示す断面図 である。

21…単結晶シリコン基板、23… V 字游、 2 4 … 二酸化シリコン膜、 2 5 … シリコンオキシ ナイトライド系の薄膜、26…多結晶シリコン層。

特許出願人 冲電気工業株式会社 代理人 弁理士 袖

